XCV1000-4BGG560C- 버텍스 자일링스 FPGA IC XCV50 XCV150 XCV100 XCV200 XCV300 XCV400 XCV1000

버텍스 시리즈 자일링스 FPGA 가족들 XCV50 XCV150 XCV100 XCV200 XCV300 XCV400 XCV1000 XCV800 IC 시대에 뒤떨어지 XCV1000-4BGG560

FPGA IC을 탑재하는 버텍스 시리즈 자일링스 FPGA 가족들 IC 시대에 뒤떨어지 XCV1000-4BGG560C 표면

XCV50 XCV150 XCV100 XCV200 XCV300 XCV400 XCV600 XCV800 XCV1000

특징 :

빨리, 셀렉티오트텀이 이원적인 16비트인 16비트 RAM, 32 비트 RAM으로서 쉽게 잘 믿은 회선 접속 장치를 - 16이지 고성능 인터페이스 표준 - 직접적으로 ZBTRAM 장치 오우 짜맞춘 클럭 관리 회로 - 진보적 클럭 제어 - 24가지 이차적 로컬 클록 네트 오우 계층적 메모리 시스템 외에, 네 중요한 저스큐 글로벌클럭 유통 안전망을 위한 네개의 헌신적 지연 잠금 루프 (DLLs)에 커넥츠 - 조화시키는 소형 PCI 오우 다수 표준을 위해 긴급 교환한 고밀도 필드 프로그래머블 게이트 어레이즈 - 50k부터 1M 시스템 게이츠 - 200 마하즈 - 66-MHz PCI 순응하 에 달하는 시스템 성능까지 덴시티에스-포트된 RAM 또는 16개의 비트 쉬프트 레지스터 - 쉽게 잘 믿는 동시에 일어나는 이중 포트 4k 비트 RAM - 시계와 풍부한 등록 / 래치가 가능하게 한 속도와 밀도 - 고속 계산 - 헌신적 곱셈 장치 지원 - 와이드 인풋 기능을 위한 캐스캐이드 체인을 위한 헌신적 자리올림 논리 -와 비동시성 세트 이중 동기 /를 균형화시키고, - 내부의 3 주 버싱 - IEEE 1149.1이 논리 - FPGA 파운데이션티엠과 협력 증진 시스템에 의해서 지원된 다이 온도 센서 다이오드 오우를 경계 스캐닝하 - 통합된 도서관과 관계하여 입상한 매크로와 설계 관리자를 위한 완전 지원을 재설정한 외부 고성능 람스 오우 유연한 구조와의 빠른 인터페이스 - PC와 워크스테이션 플랫폼 오우 SRAM 기반 내부 시스템 구성 중에서 광범위한 선택 - 제한 없는 재프로그램가능성 - 시험된 네개의 프로그래밍 모드 오우 0.22 μm 5 층 메탈 공정 오우 100% 공장.

상술 :

자일링스 비르텍스트텀 2.5 Ｖ 필드 프로그래머블 게이트 어레이즈 FPGA 가족들 데이터 시트 (일부 제품이 시대에 뒤떨어진 / 아래 노후화이고 더 많은 정보를 원하면 ic@icschip.com에 의해 우리와 연락하기 위해 환영합니다)

도입 :

기술 :

버텍스 FPGA 가족은 고성능, 고성능 프로그래머블 로직 솔루션을 제공합니다. 드라마틱은 배치 및 배선 효율성에 대하여 새로운 아키텍처를 최적화하고 공격적 5 층 금속 0.22 μm CMOS 공정을 이용하는 것에서의 실리콘 효율 결과에서 증가합니다. 이러한 향상은 강력한 버텍스 FPGA와 마스크 프로그램화 된 게이트 배열에 대한 탄력적 대안을 만듭니다. 버텍스 가족은 표 1에 나타난 9 구성원들을 구성됩니다. FPGA의 이전 세대로부터 이끌린 경험을 토대로 할 때, 버텍스 가족은 혁명적 전진을 프로그래머블 로직 디자인에서 표현합니다. 폭 넓게 다양한 프로그램 가능한 시스템 특징과 빠른, 탄력적 상호 연결 자원의 부유한 지배층과 발전적인 프로세스 기술을 결합시킬 때, 버텍스 가족은 시간대별 시장을 줄이는 동안 설계 유연성을 강화하는 고속이고 고성능 프로그래머블 로직 솔루션을 제공합니다.

The Spartan® and the Spartan-XL FPGA families are a high-volume production FPGA solution that delivers all the key requirements for ASIC replacement up to 40,000 gates. These requirements include high performance, on-chip RAM, core solutions and prices that, in high volume, approach and in many cases are equivalent to mask programmed ASIC devices. By streamlining the Spartan series feature set, leveraging advanced process technologies and focusing on total cost management, the Spartan series delivers the key features required by ASIC and other high-volume logic users while avoiding the initial cost, long development cycles and inherent risk of conventional ASICs. The Spartan and Spartan-XL families in the Spartan series have ten members, as shown in Table 1. Spartan/Spartan-XL FPGA Features Note: The Spartan series devices described in this data sheet include the 5V Spartan family and the 3.3V Spartan-XL family. See the separate data sheets for more advanced members for the Spartan Series. • First ASIC replacement FPGA for high-volume production with on-chip RAM • Density up to 1862 logic cells or 40,000 system gates • Streamlined feature set based on XC4000 architecture • System performance beyond 80 MHz • Broad set of AllianceCORE and LogiCORE™ predefined solutions available • Unlimited reprogrammability • Low cost.

System level features - Available in both 5V and 3.3V versions - On-chip SelectRAM™ memory - Fully PCI compliant - Full readback capability for program verification and internal node observability - Dedicated high-speed carry logic - Internal 3-state bus capability - Eight global low-skew clock or signal networks - IEEE 1149.1-compatible Boundary Scan logic - Low cost plastic packages available in all densities - Footprint compatibility in common packages • Fully supported by powerful Xilinx ISE® Classics development system - Fully automatic mapping, placement and routing Additional Spartan-XL Family Features • 3.3V supply for low power with 5V tolerant I/Os • Power down input • Higher performance • Faster carry logic • More flexible high-speed clock network • Latch capability in Configurable Logic Blocks • Input fast capture latch • Optional MUX or 2-input function generator on outputs • 12 mA or 24 mA output drive • 5V and 3.3V PCI compliant • Enhanced Boundary Scan • Express Mode configuration

FPGA (FPGAs)의 Spartan®-3A 가족은 가장 하이-볼륨, 비용에 민감한, I/O-집약 전자 용품에서 설계 난제를 해결합니다. 5명 가족은 테이블 1에 나타난 바와 같이, 50,000에서 140만 제도 게이츠까지 이르는 비중을 제공합니다. Spartan-3A FPGA는 또한 비휘발성 Spartan-3AN과 더 높은 밀도 Spartan-3A DSP FPGA를 포함하는 확대된 Spartan-3A 가족을 일부입니다. Spartan-3A 가족은 더 이른 Spartan-3E와 Spartan-3 FPGA 가족들의 성공에 대해 구축됩니다. 신기능은 시스템 성능을 개선하고, 구성의 비용을 줄입니다. 프로그래머블 로직 산업에서 새로운 기준을 수립하면서, 증명된 90 nm 프로세스 기술에 결합된 이러한 Spartan-3A 가족 강화는 그 어느 때보다 달러마다 더 기능성과 대역폭을 제공합니다. 그들의 예외적으로 저비용 때문에, 광대역 접속, 홈 네트워킹, 디스플레이 / 계획안과 디지털 TV 장비를 포함하여 Spartan-3A FPGA는 이상적으로 다양한 소비자 전자 제품 응용에 적합합니다. Spartan-3A 가족은 프로그램화된 ASIC을 감추기 위해 상위 대안입니다. FPGA는 높은 초기비용과 긴 개발 주기와 전통적 ASIC의 타고난 불요성을 회피하고, 분야 설계 업그레이드를 허용합니다.

특징 :

하이-볼륨, 코스트-콘스크어스 애플리케이션을 위한 오우 매우 저렴하, 고성능 논리 해결책

오우 이중 범위 VCCAUX 공급은 3.3V 유일한 설계를 단순화합니다

오우는 중단되고 동면하고 방식이 시스템 전원을 줄입니다

오우 다단 전압, 다수 표준 셀렉티오트텀 접속핀

오우 최고 502까지 I/O 핀 또는 227 차분 신호쌍

오우 LVCMOS, LVTTL, HSTL과 SSTL 단일 단자 입출력

오우 3.3V, 2.5V, 1.8V, 1.5V, 및 1.2V 신호화

오우 선택 가능한 출력 구동, 핀 당 최고 24까지 마

오우 QUIETIO 표준은 입출력 스위칭 소음을 감소시킵니다

오우 가득 찬 3.3V ± 10% 호환성과 핫 스왑 준수.

차이 입출력 당 오우 640+ Mb / Ｓ 데이터 전송 속도

오우 LVDS, 반사 성교감 신경성 디스트로피 증후군, 미니-LVDS, HSTL / SSTL 차이 입출력 통합된 차별적 종료 레지스터로

오우 강화한 더블 데이터 레이트 (DDR) 지지

오우 DDR/DDR2 SDRAM 지원 최고 400까지 Mb / Ｓ

오우 완전히 순응하는 32-/64는 물었습니다, 33/66 마하즈 PCI® 기술이 지원합니다

선택적 전환 레지스터 또는 분포된 RAM 지원을 포함하는 풍부한 오우, 탄력적 논리 리소스 오우 비중 최고 25,344까지 논리 셀

오우 효율적 넓은 멀티플렉서, 넓은 논리

오우는 선행 자리 올림 논리를 금식시킵니다

오우는 선택적 파이프라인으로 18 Ｘ 18 곱셈 장치를 개선했습니다

오우 IEEE 1149.1/1532 JTAG 프로그래밍 / 디버그포트

오우 계층적 셀렉트럼티엠 기억 장치 구조

바이트 기입과 빠른 블럭 램의 오우 최고 576까지 kbit은 프로세서 출원을 위해 가능하게 합니다

효율적 분포된 RAM의 오우 최고 176까지 kbit

오우 최고 8까지 디지털 시계 운영자 (DCMs)

오우 클럭 스큐 제거는 (잠긴 루프를 연기합니다)

오우 주파수 합성, 증가, 분할

오우 고해상도 위상 쉬프팅

오우 넓은 주파수 범위 (320 이상 마하즈에 대한 5 마하즈)

오우 여덟 저스큐 글로벌클럭 네트워크, 절반 장치 당 여덟개의 추가적 시계가 풍부한 저스큐 라우팅을 더합니다

산업표준 PROM과의 오우 구성 인터페이스

오우 저비용, 공간 절약형 SPI 일련의 플래시 PROM

오우 x8 또는 x8/x16 BPI 평행한 NOR 플래시 PROM

JTAG와 오우 저비용 Xilinx® 플랫폼 플래시

디자인 인증을 위한 오우 독특한 장치 DNA 식별자

FPGA 제어 하에 오우 멀티플 로드 비트 스트림

체크하는 오우 사후 구성 CRC

개발 시스템 소프트웨어가 Spartan-3A 처음 사용자 키트 외에 지원한 오우 완료 자일링스 ISE®와 웹팩티엠

오우 마이크로블레이즈티엠과 피코블레이즈는 프로세서를 끼워 넣었습니다

오우 저비용 QFP와 BGA 패키징, Pb-프리 선택

오우 공통 발자국은 쉬운 비중 이동을 지원합니다

호환가능한 오우는 Spartan-3AN 불휘발성 FPGA를 선택합니다

더 높은 밀도 Spartan-3A DSP FPGA로 적합한 오우

이용 가능한 오우 XA 자동차 버전

관련 상품 :

Spartan-3A FPGA 상태

XC3S50A 생산

XC3S200A 생산

XC3S400A 생산

XC3S700A 생산

XC3S1400A 생산

XC3S50A -4 표준 페이스 VQ100/ VQG100 100 핀 매우 가는 쿼드 플랫 팩 (VQFP) Ｃ 상업적이 (85' Ｃ에 대한 0' Ｃ)

XC3S200A -5 고성능 (상업적 유일한) TQ144/ TQG144 144 핀 얇은 쿼드 플랫 팩 (TQFP) I 산업적이 (100' Ｃ에 대한 -40' Ｃ) XC3S400A FT256/ FTG256 256 볼 미세-피치 얇은 볼 그리드 어레이 패키지 (FTBGA)

XC3S700A FG320/ FGG320 320 볼 미세-피치 볼 그리드 어레이 (에프비지에이)

XC3S1400A FG400/ FGG400 400 볼 미세-피치 볼 그리드 어레이 (에프비지에이)

XC3S1400A FG484/ FGG484 484 볼 미세-피치 볼 그리드 어레이 (에프비지에이)

XC3S1400A FG676 FGG676 676 볼 미세-피치 볼 그리드 어레이 (에프비지에이)

XC3S50(2) 50K 1,728 16 12 192 12K 72K 4 2 124 56

XC3S200(2) 200K 4,320 24 20 480 30K 216K 12 4 173 76

XC3S400(2) 400K 8,064 32 28 896 56K 288K 16 4 264 116

XC3S1000(2) 1M 17,280 48 40 1,920 120K 432K 24 4 391 175

XC3S1500 1.5M 29,952 64 52 3,328 208K 576K 32 4 487 221

XC3S2000 2M 46,080 80 64 5,120 320K 720K 40 4 565 270

XC3S4000 4M 62,208 96 72 6,912 432K 1,728K 96 4 633 300

XC3S5000 5M 74,880 104 80 8,320 520K 1,872K 104 4 633 300

자일링스 스파르타 사람과 Spartan-3 시리즈 위의 관련된 프로드커트스 :