W9725G6KB-25 DRAM ic 칩 DDR2 SDRAM 256Mbit 16Mx16 1.8V 84핀 WBGA
W9725G6KB-25 DRAM ic 칩 DDR2 SDRAM 256Mbit 16Mx16 1.8V 84핀 WBGA
DRAM 칩 DDR2 SDRAM 256Mbit 16Mx16 1.8V 84핀 WBGA
1. 일반 설명
W9725G6KB는 4,194,304워드 4뱅크 16비트로 구성된 256M 비트 DDR2 SDRAM입니다.이 장치는 일반 애플리케이션에서 최대 1066Mb/sec/pin(DDR2-1066)의 고속 전송 속도를 달성합니다.W9725G6KB는 -18, -25, 25I 및 -3의 속도 등급으로 분류됩니다.-18 등급 부품은 DDR2-1066(7-7-7) 사양을 준수합니다.-25 및 25I 등급 부품은 DDR2-800(5-5-5) 또는 DDR2-800(6-6-6) 사양을 준수합니다(-40°C ≤ TCASE를 지원하도록 보장되는 25I 산업용 등급 부품 ≤ 95°C).-3 등급 부품은 DDR2-667(5-5-5) 사양을 준수합니다.모든 제어 및 주소 입력은 외부에서 제공되는 한 쌍의 차동 클록과 동기화됩니다.입력은 차동 클록의 교차점(CLK 상승 및 CLK 하강)에서 래치됩니다.모든 I/O는 소스 동기 방식으로 단일 종단 DQS 또는 차동 DQS-DQS 쌍과 동기화됩니다.
2. 기능 전원 공급 장치: VDD, VDDQ = 1.8V ± 0.1V Double Data Rate 아키텍처: 클록 주기당 2개의 데이터 전송 CAS 대기 시간: 3, 4, 5, 6 및 7 버스트 길이: 4 및 8 Bi -방향성 차동 데이터 스트로브(DQS 및 DQS)는 데이터와 함께 전송/수신됩니다. 데이터 읽기로 에지 정렬 및 데이터 쓰기로 중앙 정렬 DLL은 클록과 DQ 및 DQS 전환을 정렬합니다. 차동 클록 입력(CLK 및 CLK) 쓰기 데이터를 위한 데이터 마스크(DM) 각 양의 CLK 에지에 입력된 명령, 데이터 및 데이터 마스크는 DQS의 양쪽 에지를 참조합니다. 명령 및 데이터 버스 효율성을 만들기 위해 지원되는 게시된 CAS 프로그래밍 가능한 추가 대기 시간 읽기 대기 시간 = 추가 대기 시간 + CAS 레이턴시(RL = AL + CL) 더 나은 신호 품질을 위한 오프 칩 드라이버 임피던스 조정(OCD) 및 온 다이 터미네이션(ODT) 읽기 및 쓰기 버스트를 위한 자동 사전 충전 작동 자동 새로 고침 및 자체 새로 고침 모드 사전 충전된 전원 차단 및 활성 전원 차단 데이터 마스크 쓰기 쓰기 대기 시간 = 읽기 Latency - 1(WL = RL - 1) 인터페이스: SSTL_18 WBGA 84 볼(8x12.5 mm2)에 포장, RoHS 준수 무연 재료 사용.
관련 기기 정보:
부품 번호 속도 등급 작동 온도 |
W9725G6KB-18 DDR2-1066 (7-7-7) 0°C ≤ TCASE ≤ 85°C |
W9725G6KB-25 DDR2-800(5-5-5) 또는 DDR2-800(6-6-6) 0°C ≤ TCASE ≤ 85°C |
W9725G6KB25I DDR2-800(5-5-5) 또는 DDR2-800(6-6-6) -40°C ≤ TCASE ≤ 95°C |
W9725G6KB-3 DDR2-667(5-5-5) 0°C ≤ TCASE ≤ 85°C |
기인하다 | 설명 |
---|---|
RoHS 상태 | ROHS3 준수 |
수분 감도 수준(MSL) | 3(168시간) |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |