XC2S200-5FG256C XC2S200-5FG456C XC2S200-5FG456I XC2S200-5FGG456C XC2S200-5PQG208C XC2S200-5PQG208I XC2S200E-6FT256C XC2S200E-6FTG256C XC2S300E-6FGG456C XC2S300E-6PQ208C
XILINX XC2S200 XC2S200E XC2S300E FPGA 필드 프로그래밍 가능한 게이트 어레이 IC
XC2S200-5FG256C XC2S200-5FG456C XC2S200-5FG456I XC2S200-5FGG456C XC2S200-5PQG208C XC2S200-5PQG208C XC2S200-6FT256C XC2S200-6FTG256C XC2S300E-6FGG456C XC2S300E-6PQ208C
| 분류 | 융합 회로 (IC) |
| 가족 | 임베디드 - FPGA (Field Programmable Gate Array) |
| Mfr | Xilinx Inc. |
| 시리즈 | XILINX XC2S200 XC2S200E XC2S300E FPGA 필드 프로그래밍 가능한 게이트 어레이 IC |
| 패키지 | 트레이 |
| 부분 상태 | 재고 중 |
| 기본 제품 번호 | XC2S200-5FG256C XC2S200-5FG456C XC2S200-5FG456I XC2S200-5FGG456C XC2S200-5PQG208C XC2S200-5PQG208C XC2S200-6FT256C XC2S200-6FTG256C XC2S300E-6FGG456C XC2S300E-6PQ208C |
XILINX 스파르탄과 스파르탄-XL FPGA 가족 데이터 셰이트 ((일부 제품은 노후화 / 노후화 중입니다, 더 많은 정보를 위해 sales@icschip.com에 문의하십시오.
소개:
스파르탄® 및 스파르탄-XL FPGA 가족은 최대 40,000 게이트까지 ASIC 교체에 대한 모든 주요 요구 사항을 제공하는 대용량 생산 FPGA 솔루션입니다.이 요구 사항은 높은 성능, 칩 내 RAM, 코어 솔루션 및 가격 대용량에서 접근하고 많은 경우 마스크 프로그래밍 ASIC 장치와 동등합니다. 스파르탄 시리즈 기능 세트를 간소화함으로써첨단 프로세스 기술을 활용하고 전체 비용 관리에 중점을 둔다, 스파르탄 시리즈는 ASIC 및 다른 대용량 논리 사용자가 필요로하는 주요 기능을 제공하면서 초기 비용, 긴 개발 주기와 전통적인 ASIC의 본질적인 위험을 피합니다.스파르탄 시리즈의 스파르탄과 스파르탄-XL 가족에는 10 명의 멤버가 있습니다., 표 1에 표시된 바와 같이. 스파르탄/스파르탄-XL FPGA 특징 참고: 이 데이터 셰이트에 설명된 스파르탄 시리즈 장치에는 5V 스파르탄 제품군과 3.3V 스파르탄-XL 제품군이 포함됩니다.스파르탄 시리즈에 대한 더 고급 멤버에 대한 별도의 데이터 시트를 참조하십시오. • 칩 내 RAM로 대용량 생산을 위한 최초의 ASIC 대체 FPGA • 1862개의 논리 셀 또는 40개까지의 밀도000 system gates • Streamlined feature set based on XC4000 architecture • System performance beyond 80 MHz • Broad set of AllianceCORE and LogiCORE™ predefined solutions available • Unlimited reprogrammability • Low cost.
시스템 레벨 기능 - 5V 및 3V 모두에 제공됩니다.3V versions - On-chip SelectRAM™ memory - Fully PCI compliant - Full readback capability for program verification and internal node observability - Dedicated high-speed carry logic - Internal 3-state bus capability - Eight global low-skew clock or signal networks - IEEE 1149.1-compatible Boundary Scan logic - Low cost plastic packages available in all densities - Footprint compatibility in common packages • Fully supported by powerful Xilinx ISE® Classics development system - Fully automatic mapping추가 스파르탄-XL 가족 특징 • 3.3V supply for low power with 5V tolerant I/Os • Power down input • Higher performance • Faster carry logic • More flexible high-speed clock network • Latch capability in Configurable Logic Blocks • Input fast capture latch • Optional MUX or 2-input function generator on outputs • 12 mA or 24 mA output drive • 5V and 3.3V PCI 컴플라이언스 • 강화된 경계 스캔 • 익스프레스 모드 구성
필드 프로그래밍 가능한 게이트 어레이 (FPGA) 의 Spartan®-3A 가족은 대부분의 고용량, 비용 민감, I / O 집중적인 전자 애플리케이션의 설계 과제를 해결합니다.5명의 가족들은 50개에서 50개까지의 밀도를 제공합니다표 1에서 나타낸 바와 같이 1000~140만 개의 시스템 게이트입니다. 스파르탄-3A FPGA는 확장된 스파르탄-3A 가문의 일부입니다.또한 비휘발성 스파르탄-3AN 및 더 높은 밀도의 스파르탄-3A DSP FPGA를 포함합니다.. 스파르탄-3A 가족은 이전 스파르탄-3E와 스파르탄-3 FPGA 가족의 성공을 기반으로합니다. 새로운 기능은 시스템 성능을 향상시키고 구성 비용을 줄입니다.이 스파르탄-3A 가족 개선, 검증된 90nm 프로세스 기술과 결합하여 이전보다 더 많은 기능과 대역폭을 제공하여 프로그래밍 가능한 논리 산업의 새로운 표준을 설정합니다.매우 저렴한 가격으로, 스파르탄-3A FPGAs는 광대역 액세스, 가정 네트워크, 디스플레이 / 프로젝션 및 디지털 텔레비전 장비를 포함하여 광범위한 소비자 전자 애플리케이션에 이상적으로 적합합니다.스파르탄-3A 가족은 마스크 프로그래밍 ASIC에 우수한 대안입니다. FPGA는 높은 초기 비용, 긴 개발 사이클, 그리고 전통적인 ASIC의 내재적인 유연성을 피하고 현장 설계 업그레이드를 허용합니다.
특징:
• 매우 저렴한 비용, 높은 성능의 논리 솔루션
• 듀얼 레인지 VCCAUX 공급은 3.3V 만 설계를 단순화합니다.
• 중지, Hibernate 모드는 시스템 전력을 줄입니다.
• 다전압, 다 표준 SelectIOTM 인터페이스 핀
• 최대 502개의 I/O 핀 또는 227개의 디퍼셜 신호 쌍
• LVCMOS, LVTTL, HSTL 및 SSTL 단일 끝 I/O
• 3.3V, 2.5V, 1.8V, 1.5V 및 1.2V 신호
• 선택 가능한 출력 드라이브, 핀당 최대 24mA
• QUIETIO 표준은 I/O 스위치 노이즈를 줄입니다.
• 완전 3.3V ± 10% 호환성 및 핫스변응성
• 디퍼셜 I/O 당 640+ Mb/s 데이터 전송 속도
• LVDS, RSDS, 미니-LVDS, HSTL/SSTL 이차 I/O, 통합된 이차 종료 저항
• 더 나은 이중 데이터 속도 (DDR) 지원
DDR/DDR2 SDRAM 지원 최대 400 Mb/s
• 완전히 호환된 32/64 비트, 33/66 MHz PCI® 기술 지원
• 풍부하고 유연한 로직 리소스 • 선택적 시프트 레지스터 또는 분산 RAM 지원 포함 최대 25,344 로직 셀의 밀도
• 효율적인 넓은 멀티플렉서, 넓은 논리
• 앞을 바라보는 신속한 운반 논리
• 선택적 파이프 라인을 가진 향상된 18 x 18 곱셈
• IEEE 1149.1/1532 JTAG 프로그래밍 / 디버그 포트
• 계층적인 SelectRAMTM 메모리 구조
• 최대 576 Kbits의 빠른 블록 RAM와 바이트 기록은 프로세서 응용 프로그램을 가능하게 합니다.
• 효율적 분산 RAM 최대 176 Kbits
• 최대 8개의 디지털 클럭 관리기 (DCM)
• 시계의 오차 제거 (지연 잠금 루프)
• 주파수 합성, 곱셈, 분할
• 고해상도 단계 전환
• 넓은 주파수 범위 (5MHz에서 320MHz 이상)
• 8개의 저편향 세계 시계 네트워크, 반기당 8개의 추가 시계, 그리고 풍부한 저편향 라우팅
• 산업 표준 PROM에 대한 구성 인터페이스
• 저렴한, 공간 절약 SPI 연쇄 플래시 PROM
• x8 또는 x8 / x16 BPI 병렬 또는 플래시 PROM
• JTAG와 함께 저비용 Xilinx® 플랫폼 플래시
• 디자인 인증용 고유 장치 DNA 식별자
• FPGA 제어 하에 여러 비트 스트림을 로드
• 구성 후 CRC 확인
• Xilinx ISE® 및 WebPACKTM 개발 시스템 소프트웨어 지원 및 Spartan-3A 시작 키트
• MicroBlazeTM 및 PicoBlazeTM 임베디드 프로세서
• 저렴한 QFP 및 BGA 포장, Pb 없는 옵션
• 공통적인 발자국으로 인해 밀도 이동이 쉽다
• 특정 스파르탄-3AN 비휘발성 FPGAs와 호환됩니다.
• 더 높은 밀도의 스파르탄-3A DSP FPGA와 호환됩니다.
• XA 자동차 버전 사용 가능
관련 제품:
스파르탄-3A FPGA 상태
XC3S50A 생산
XC3S200A 생산
XC3S400A 생산
XC3S700A 생산
XC3S1400A 생산
XC3S50A 4 표준 성능 VQ100/ VQG100 100핀 매우 얇은 쿼드 플래트 팩 (VQFP) C 상업용 (0°C ~ 85°C)
XC3S200A 5 고성능 (상용용 전용) TQ144/ TQG144 144핀 얇은 쿼드 플래트팩 (TQFP) I 산업 (°C 40 ~ 100 °C) XC3S400A FT256/ FTG256 256-볼 얇은 피치 얇은 볼 그리드 배열 (FTBGA)
XC3S700A FG320/ FGG320 320볼 얇은 피치 볼 그리드 배열 (FBGA)
XC3S1400A FG400/ FGG400 400 볼 얇은 피치 볼 그리드 배열 (FBGA)
XC3S1400A FG484/ FGG484 484볼 얇은 피치 볼 그리드 배열 (FBGA)
XC3S1400A FG676 FGG676 676 볼 얇은 피치 볼 그리드 배열 (FBGA)
XC3S50 ((2) 50K 1,728 16 12 192 12K 72K 4 2 124 56
XC3S200(2) 200K 4,320 24 20 480 30K 216K 12 4 173 76
XC3S400(2) 400K 8,064 32 28 896 56K 288K 16 4 264 116
XC3S1000(2) 1M 17,280 48 40 1,920 120K 432K 24 4 391 175
XC3S1500 1.5M 29,952 64 52 3,328 208K 576K 32 4 487 221
XC3S2000 2M 46,080 80 64 5,120 320K 720K 40 4 565 270
XC3S4000 4M 62,208 96 72 6,912 432K 1,728K 96 4 633 300
XC3S5000 5M 74,880 104 80 8,320 520K 1,872K 104 4 633 300
스파르탄-3A FPGA 가문의 재고 가용성에 대한 자세한 정보는 이메일로 보내십시오: sales@icschip.com
![]()
![]()
![]()
![]()
| 이미지 | 부분 # | 기술 | |
|---|---|---|---|
|
|
XA6SLX16-2CSG324I XA6SLX16-2CSG324Q XA6SLX16-2FTG256I XA6SLX16-3FTG256Q |
XILINX Spartan 6 FPGA IC 232 I/O 324CSBGA
|

